时域串扰的PCB质量测量法

    目前PCB设计中，利用传输线理论对PCB及其组件进行建模。只有充分了解PCB上串扰产生形式、机制和后果，并采用相应技术最大程度地加以抑制，才能帮助我们提高包含PCB在内系统可靠性。
    PCB设计师之所以关心串扰这一现象，是因为串扰可能造成以下性能方面问题：噪音电平升高；有害尖峰突波；数据边沿抖动；意外讯号反射。哪些会对PCB设计有所影响取决于多方面因素，如板上所用逻辑电路特性、电路板设计、串扰模式以及干扰线和被干扰线两边端接情况。本文提供信息可协助读者加深对串扰认识和研究，减少串扰对设计影响。为了尽可能减少PCB设计中串扰，必须在容抗和感抗之间寻找平衡点，力求达到额定阻抗值，因为PCB可制造性要求传输线阻抗得到良好控制。在电路板设计完成之后，板上组件、连接器和端接方式决定了哪种类型串扰会对电路性能产生多大影响。利用时域测量方法，透过计算拐点频率和理解PCB串扰模型，可以帮助设计人员设置串扰分析边界范围。
    为保证一个数字系统能可靠工作，设计人员必须研究并验证电路设计在拐点频率以下性能。为了测量与分析串扰，可采用频域技术观察频谱中频率谐波分量与这些谐波频率上EMI最大值之间关系。不过，对数字讯号边沿进行时域测量也是测量与分析串扰一种方法，而且时域测量还有以下优点：数字讯号边沿变化速度，或者说上升时间，直接展现了讯号中每个频率成分有多高。
    本节提供模型为不同形式串扰研究提供了一个平台，并阐明了两条微带线之间互阻抗是如何在PCB上造成串扰。互阻抗沿着两条走线呈均匀分布。串扰在数字闸电路向串扰线打出上升沿时产生，并沿着走线进行传播，在被干扰在线，串扰脉冲一分为二，然后开始向两个相反方向传播。这就将串扰分成了两部份：沿原干扰脉冲传播方向传播前向串扰和沿相反方向向讯号源传播反向串扰。

>> 上一篇：RF设计应用技巧

>> 下一篇：高速FPGA的PCB设计